本文關鍵字：

摘要：采用XILINX公司的SpartanII系列FPGA芯片設計了一種基于數字移相技術的高精度脈寬測量系統，同時給出了系統的仿真結果和精度分析。與通常的脈沖計數法相比，該系統的最大測量誤差減小到原來的34.2％。

    關鍵詞：脈寬測量 數字移相 脈沖計數法 FPGA

在測量與儀器儀表領域，經常需要對數字信號的脈沖寬度進行測量。這種測量通常采用脈沖計數法，即在待測信號的高電平或低電平用一高頻時鐘脈沖進行計數，然后根據脈沖的個數計算待測信號寬度，如圖１所示。待測信號相對于計數時鐘通常是獨立的，其上升、下降沿不可能正好落在時鐘的邊沿上，因此該法的最大測量誤差為一個時鐘周期。例如采用８０ＭＨｚ的高頻時鐘，最大誤差為１２.５ｎｓ。

提高脈沖計數法的精度通常有兩個思路：提高計數時鐘頻率和使用時幅轉換技術。時鐘頻率越高，測量誤差越小，但是頻率越高對芯片的性能要求也越高。例如要求１ｎｓ的測量誤差時，時鐘頻率就需要提高到１ＧＨｚ，此時一般計數器芯片很難正常工作，同時也會帶來電路板的布線、材料選擇、加工等諸多問題。時幅轉換技術雖然對時鐘頻率不要求，但由于采用模擬電路，在待測信號頻率比較高的情況下容易受噪聲干擾，而且當要求連續測量信號的脈寬時，電路反應的快速性方面就存在一定問題。

區別于以上兩種方法，本文提出另一種利用數字移相技術提高脈寬測量精度的思路并使用ＦＰＧＡ芯片實現測試系統。

１ 測量原理

所謂移相是指對于兩路同頻信號，以其中一路為參考信號，另一路相對于該參考信號做超前或滯后的移動形成相位差。數字移相通常采用延時方法，以延時的長短來決定兩數字信號間的相位差，本文提出的測量原理正是基于數字移相技術。如圖２所示，原始計數時鐘信號ＣＬＫ０通過移相后得到ＣＬＫ９０、ＣＬＫ１８０、ＣＬＫ２７０，相位依次相差９０°，用這四路時鐘信號同時驅動四個相同的計數器對待測信號進行計數。設時鐘頻率為ｆ，周期為Ｔ，四個計數器的計數個數分別為ｍ１、ｍ２、ｍ３和ｍ４，則最后脈寬測量值為：

ｗ＝[(m1+m2+m3+m4)/4]×Ｔ   （１）

可以看到，這種方法實際等效于將原始計數時鐘四倍頻，以４ｆ的時鐘頻率對待測信號進行計數測量，從而將測量精度提高到原來的４倍。例如原始計數時鐘為８０ＭＨｚ時，系統的等效計數頻率則為３２０ＭＨｚ，如果不考慮各路計數時鐘間的相對延遲時間誤差，其測量的最大誤差將降為原來的四分之一，僅為３．１２５ｎｓ。同時，該法保證了整個電路的最大工作頻率仍為ｆ，避免了時鐘頻率提高帶來的一系列問題。

２ 系統實現

系統實現的最關鍵部分是保證送入各計數器的時鐘相對延遲精度，即要保證計數時鐘之間的相位差。由于通常原始時鐘頻率已經相對較高（通常接近１００ＭＨｚ），周期在１０～２０ｎｓ之間，因此對時鐘的延遲時間只有幾ｎｓ，使用普通的延遲線芯片無法達到精度要求;同時為了避免電路板內芯片間傳送延遲的影響，保證測試系統的精度、穩定性和柔性。本文采用現場可編程門陣列(ＦＰＧＡ)來實現所提出的測量方法。系統結構如圖３所示。晶振產生原始輸入時鐘，通過移相計數模塊后得到脈寬的測量值，測量結果送入ＦＩＦＯ緩存中，以加快數據處理速度，最后通過ＰＣＩ總線完成與計算機的數據傳輸。邏輯控制用來協調各模塊間的時序，保證系統的正常運行。為提高測試系統的靈活性和方便性，系統建立了內部寄存器，通過軟件修改寄存器的值可以控制測試系統的啟動停止，選擇測量高電平或低電平等。移相計數模塊、ＦＩＦＯ緩沖以及邏輯控制均在ＦＰＧＡ芯片內實現，芯片使用ＸＩＬＩＮＸ公司的ＳｐａｒｔａｎＩＩ系列。

ＳｐａｒｔａｎＩＩ系列是一款高性能、低價位的ＦＰＧＡ芯片，其最高運行頻率為２００ＭＨｚ，這里選用其中的ＸＣ２Ｓ１５－６（－６為速度等級）。芯片提供了四個高精度片內數字延遲鎖定環路（Ｄｅｌａｙ－Ｌｏｃｋｅｄ Ｌｏｏｐ，即ＤＬＬ），可以保證芯片內時鐘信號的零傳送延遲和低的時鐘歪斜（Ｃｌｏｃｋ Ｓｋｅｗ）；同時可以方便地實現對時鐘信號的常用控制，如移相、倍頻、分頻等。在ＨＤＬ程序設計中，可以使用符號ＣＬＫＤＬＬ調用片內ＤＬＬ結構，其管腳圖如圖４所示。主要管腳說明如下：

ＣＬＫＩＮ：時鐘源輸入，其頻率范圍為２５～１００ＭＨｚ。

ＣＬＫＦＢ：反饋或參考時鐘信號，只能從ＣＬＫ０或ＣＬＫ２Ｘ反饋輸入。

ＣＬＫ?眼０｜９０｜１８０｜２７０?演：時鐘輸出，與輸入時鐘同頻，但相位依次相差９０°。其內部定義了屬性ＤＵＴＹ＿ＣＹＣＬＥ＿ＣＯＲＲＥＣＴＩＯＮ，可以用來調整時鐘的占空比，值為ＦＡＬＳＥ時，輸出時鐘占空比和輸入時鐘一致，值為ＴＲＵＥ時將占空比調整為５０％。

ＣＬＫ２Ｘ：時鐘源倍頻輸出，且占空比自動調整為５０％。

ＣＬＫＤＶ：時鐘源分頻輸出，由屬性 ＣＬＫＤＶ＿ＤＩＶＩＤＥ控制Ｎ分頻，Ｎ可以為１．５、２、２．５、３、４、５、８或１６。

ＬＯＣＫＥＤ：該信號為低電平時，表示延遲鎖相環ＤＬＬ還沒有鎖定信號，上述輸出時鐘信號未達到理想信號；當變為高電平時，表示鎖相環已經完成信號鎖定，輸出時鐘信號可用。若時鐘源輸入頻率大于６０ＭＨｚ，則系統鎖定時間大約需２０μｓ。

利用ＤＬＬ功能可以非?？焖俜奖愕貥嫿ㄒ葡嘤嫈的K，實現本文前面介紹的測量方法。移相計數模塊結構如圖５所示。原始時鐘通過ＣＬＫＤＬＬ處理后得到的相位依次相差９０°的四路時鐘輸出為ＣＬＫ０、ＣＬＫ９０、ＣＬＫ１８０和ＣＬＫ２７０，它們分別作為四個相同的１６位計數器的計數時鐘，待測信號連接計數器的使能端，同時控制四個計數器的啟動和停止。有了各計數器的計數結果，再通過加法器得到累加的計數個數，最后計算出信號脈寬值。

３ 仿真和精度分析

圖６給出了ＦＰＧＡ芯片內部布線后用Ｍｏｄｅｌｓｉｍ進行仿真的結果。在ＲＥＳＥＴ后就啟動移相計數模塊，開始對待測信號進行測量，完成一次測量后產生ＲＥＡＤＹ信號，同時輸出測量結果，以供后續部分使用。仿真的結果證明測試系統達到設計目標。

下面進一步對系統做深入的誤差分析。造成系統測量脈寬誤差的來源主要有系統原理誤差ＴＳ、時鐘相移誤差ＴＰ和信號延遲誤差Ｔｄ以及計數時鐘抖晃ＴＣ，如圖７所示。

    由前所述，當８０ＭＨｚ晶振時鐘輸入時，系統原理誤差ＴＳ＝３．１２５ｎｓ。時鐘相移誤差為從ＣＬＫＤＬＬ中出來的四路時鐘信號之間本身的相位偏移，根據芯片提供的參數，其最大ＴＰ為２００ｐｓ。計數時鐘抖晃是指從ＣＬＫＤＬＬ中輸出的時鐘信號本身周期的偏差，其最大ＴＣ為６０ｐｓ。由于計數的時鐘周期數較多，故平均后其對整個系統的測量誤差影響可以忽略不計。

信號延遲誤差即為由于芯片內部各信號傳輸延遲不一致而造成的四個計數器計數的同步誤差。為分析該誤差情況，用ＩＳＥ ５．１提供的Ｔｉｍｉｎｇ Ａｎａｌｙｚｅｒ程序對關鍵路徑做進一步的時間分析，得到的結果如表１所示。

表1 各信號到計數器的延遲分析（單位：ns）

	計數器1	計數器2	計數器3	計數器4
計數時鐘延遲CLK[0|90|180|270]	3.294	3.562	3.640	3.149
待測信號延遲	3.962	4.665	4.843	4.767
時鐘相對信號延遲	0.668	1.103	1.203	1.618
延遲誤差Td	Td=1.618-0.668=0.950

表中第一欄為從ＣＬＫＤＬＬ中出來的計數時鐘到各自計數器的延遲時間，第二欄為用來控制計數器啟動停止的ＨＦ信號到四個計數器的時間。由于需要的是各計數時鐘間相對延遲時間，故第三欄給出時鐘相對于ＨＦ信號到計數器的延遲，即為第一欄和第二欄的差值。由此得出信號延遲誤差Ｔｄ＝０．９５０ｎｓ。

故有系統測量誤差Γ為：

Γ＝ＴＳ＋ＴＰ＋Ｔｄ＝４.２７５ｎｓ （２）

即脈寬測量最大誤差為±４.２７５ｎｓ。與脈沖計數法比較，同樣的８０ＭＨｚ時鐘輸入，最大測量誤差減小到原來的３４.２％。

    本文在數字移相技術的基礎上設計了一種高精度的脈寬測量系統，使測量精度相對于脈沖計數法提高了多倍。若需進一步提高這種方法的測量精度，可以通過以下兩個方面進行改進：(１)繼續提高晶振頻率，尋求速度更快的ＦＰＧＡ芯片。晶振頻率越高，系統原理誤差越小。(２)減小信號延遲誤差。由前面可以看到，信號的延遲誤差對系統精度的影響占了很大的比例。減小各計數時鐘和待測信號到計數器的信號延遲的差異，可以有效地提高測量精度。由于ＦＰＧＡ內部信號延遲的時間均可以很方便地得到，因此在設計時可以通過調整內部各元件的放置位置以及連線來盡量減小延遲誤差，或者通過添加一些門電路來增加延時以使各信號延遲時間盡可能相同。