當出現致命缺陷的時候，觀察和審查缺陷是很困難的，即便是采用掃描電子顯微鏡(SEM)也是如此。目前，《國際半導體技術藍圖》(ITRS)2001年的最新資料表明，不論在垂直還是在水平面上，所需要的缺陷隔離的復雜性正在按指數增長，這一點引起了人們的極大關注。某些電路的失效并沒有留下像多條紋或金屬空洞之類可以察覺得到的物理痕跡。產業界迫切需要檢測和診斷電學缺陷的方法。

　　《藍圖》也著重強調了關于銅互聯和雙鑲嵌結構的重要成品率問題（如下表所示）。工業上需要一種檢測銅導線中的空洞的方法。也需要用于測量具有高縱橫比結構的CD的方法，并希望提供關于溝道、通路、觸點及其側墻截面的CD信息。在鑲嵌溝道的底部或底部附近的缺陷是最險惡的，在《藍圖》中它們被當作一個重大挑戰來加以強調。隨著電子元件的尺寸升級到90nm, 就要求能夠檢測出尺寸約為40nm的任何缺陷。如果不把高生產能力和高靈敏度結合起來，就不能在線進行這些測量。

　　由于即將引進新材料，對于具有介面層的高k柵電介質和電容器電介質而言，工業界也需要它們的基準材料和標準的測量方法。對于其它像金屬互連阻擋層和低k介質阻擋層之類的薄膜，也需要有相同的能力。退一步說，產業界也需要了解，電學測試結構必須怎樣變化才能反映新材料（如高k柵電介質和金屬電極）的性質。因此，需要建立一些模型，這些模型能夠針對如介電常數、表面狀況、可靠性、擊穿和隧道效應等一些性能，因為這些事情與加工工藝和材料狀況密切相關。

　　隨著劃線尺寸越來越小，測試結構不斷發生著日新月異的革命性變化。例如，覆蓋層對工藝的變化極為敏感，還必須改進測試結構以確保劃線測量和在片性能之間保持正確的相互關系。為了研發穩定的基準材料，標準組織需要具有最先進的研發和生產能力。

　　2001年的《藍圖》還強調要把生產中的合格率管理系統和WIP管理系統很好地結合起來。對于先進的工藝控制和設備管理而言，也需要標準的、易于集成的界面?！端{圖》還增添了關于晶片環境控制的新章節。因此，也越來越需要監控晶圓片背面上的塵埃?！　膶嵱糜^點上看，還存在著嚴重的與度量衡和成品率管理工具相關的投資回報問題。由于度量衡工具和合格率管理工具應該比其它加工工具（如物理氣相沉積、CVD（化學氣相沉積、刻蝕等）約提前兩年得到，因此在首次引進之后的兩年內，可以不用大量購買度量衡工具。工業界尚不知應如何解決這個問題。