本文關鍵字:
1.先談下cadence IUS 和cadence ic,nc-verilog,spectre的關系
cadence ic用于模擬仿真的軟件,cadence IUS用于數字仿真的軟件。如果只做模擬,那用ic就夠了。同理,如果只做數字,那用IUS也就夠了。但如果做數?;旌?,既有數字又有模擬,那兩個軟件都需要安裝。
cadence ic cadence IUS
如同spectre是cadence ic的模擬仿真器,nc-verilog是IUS的數字仿真器。因此,如同裝上cadence ic就能用spectre一樣,裝上cadence IUS就能用nc-verilog。
2. 數?;旌想娐分袛底趾湍M的實現
數?;旌想娐分械哪M部分包括運放,開關電容等,數字部分包括開關電容中的控制信號等。
本文模擬部分就是DAC,但是例程中的DAC并不是用實際的電路實現的,而是采用verilog A代碼來描述其行為模型的。代碼如下:
數字部分就是給DAC提供一些列的數字輸入信號,采用的是數字語言verilog實現的,代碼如下:
有代碼,其中DAC8bit_spectreverilog.tar.gz是cadence library,解壓后可直接在cadence中仿真運行。 DAC8bit_spectreverilog.zip (24.61 KB) (本文最后的壓縮包中也有該文件)
數?;旌想娐贩抡鏁r數字電路采用nc-verilog仿真器,模擬電路用spectre仿真器,最后把結果合在一起。具體的設置步驟參考下文:
VerilogA_Creating & simulating an 8-bit D-A Converter (DAC)_spectreverilog.pdf (605.61 KB) (本文最后的壓縮包中也有該文件)
總電路
仿真結果
3. 參考資料
“數?;旌想娐吩O計流程_中科大”:介紹很完整,很嚴謹。
“Cadence 實驗系列12_數?;旌想娐吩O計_spetreVerilog”:PPT很詳細介紹了每一步驟的操作
“以Sigma-Delta ADC為例介紹SpectreVerilog數模仿真方法”:寫點稍微有點亂,但不失為一個很好的學習實例。
http://bbs.eetop.cn/thread-467100-1-4.html